※本記事は一次情報をもとにAI支援によって構成・作成し、事実関係の照合を行っています。
発表内容（事実）
2026年10月26日、研究者らはRFおよびミリ波モジュールのツール駆動型エージェント回路合成フレームワーク「TACS-RF」を発表しました。このフレームワークでは、大規模言語モデル（LLM）のコーディングエージェントであるClaude Opus 4.8が、Cadence Virtuoso/Spectre、Calibre、Cadence EMX、Ansys HFSSといった業界標準の電子設計自動化（EDA）ツールを直接駆動し、RFおよびミリ波モジュールを設計します。
本フレームワークの検証として、90 nm SiGe BiCMOSプロセスを用いた240-251 GHzサブTHz送信機のエージェントによる設計が行われました。エージェントは、第2高調波抽出付き60 GHzプッシュプッシュ・コルピッツVCO、多段差動カスコード電力ドライバ、プッシュプッシュ周波数倍加器、差動ボウタイアンテナ、およびすべての段間整合ネットワークなどのサブブロックを半自律的に設計しました。
寄生抽出されたデバイスと電磁界（EM）検証済みの受動部品を備えた送信機チェーンは、11 GHzのバラクタのみの同調範囲にわたって+5.1から+6.3 dBmの出力、1 MHzオフセットで-80から-88 dBc/Hzの位相雑音を実現し、DC電力は361 mWを消費します。この研究成果は、2027年のIEEE Radio and Wireless Week (RWW)のSilicon Monolithic Integrated Circuits in RF Systems (SiRF)での発表が採択されています。
この記事のポイント
- Claude Opus 4.8をベースにしたLLMコーディングエージェントが、EDAツールを直接駆動してRF・ミリ波モジュールを設計するフレームワーク「TACS-RF」が提案された
- 90 nm SiGe BiCMOSプロセスを用いた240-251 GHzサブTHz送信機の設計を通じて検証が行われた
- エージェントはVCO、電力ドライバ、周波数倍加器、アンテナ、整合ネットワークなどのサブブロックを半自律的に設計した
- 設計された送信機チェーンは、11 GHzの同調範囲で+5.1〜+6.3 dBmの出力、位相雑音-80〜-88 dBc/Hz（1 MHzオフセット）、DC電力361 mWを達成した
【図解】TACS-RFによるエージェント駆動型回路設計フロー
%%{init: {'theme': 'base', 'themeVariables': {'fontFamily': 'Hiragino Kaku Gothic ProN, Yu Gothic, Meiryo, sans-serif', 'fontSize': '14px', 'primaryColor': '#ffffff', 'primaryBorderColor': '#8a6a50', 'primaryTextColor': '#3e2a1b', 'lineColor': '#8a6a50'}, 'flowchart': {'useMaxWidth': false, 'htmlLabels': true}, 'sequence': {'useMaxWidth': false}, 'class': {'useMaxWidth': false}, 'state': {'useMaxWidth': false}, 'er': {'useMaxWidth': false}, 'gantt': {'useMaxWidth': false}, 'journey': {'useMaxWidth': false}, 'pie': {'useMaxWidth': false}, 'mindmap': {'useMaxWidth': false}, 'timeline': {'useMaxWidth': false}}}%%
flowchart TD
A["Claude Opus 4.8 (LLMコーディングエージェント)"] --> B["Cadence Virtuoso・Spectre"]
A --> C["Calibre"]
A --> D["Cadence EMX"]
A --> E["Ansys HFSS"]
B & C & D & E --> F["RF・ミリ波モジュールの設計 (240-251 GHzサブTHz送信機)"]
考察（筆者の見解）
事実: TACS-RFフレームワークは、Claude Opus 4.8がCadence Virtuoso/Spectre、Calibre、Cadence EMX、Ansys HFSSなどの商用EDAツールを直接操作し、240-251 GHzサブTHz送信機のサブブロックを半自律的に設計することに成功しています。
推測: この手法がさらに発展すれば、ハードウェア設計におけるエンジニアの役割が詳細なレイアウトやパラメータ調整から、高レベルな仕様定義やアーキテクチャの選定へとシフトしていく可能性があります。また、従来の「テキストからASICへ」の潮流をRFやミリ波の分野へ加速させる契機になると見られます。
意見: 筆者は、LLMエージェントと既存の専門EDAツール群の統合が進むことで、これまで高度な専門知識と多大な時間を要していた高周波ハードウェアの設計プロセスが劇的に効率化され、試作・検証サイクルの高速化に大きく寄与すると考えます。
コメント